doi: 10.3969/j.issn.1006-1576.2011.03.026

一种 ISA 总线转 CAN 总线接口的实现方法

张锐,周晓华,牛德青,刘伟 (中国兵器工业第 58 研究所 军品部,四川 绵阳 621000)

摘要: CAN 总线在分布式控制系统中有着广泛的应用,而 ISA 是经典的工业控制总线,为实现两种总线间的通信,设计了一种 ISA 总线向 CAN 总线转换的接口电路。阐述其实现原理,提出完成时序匹配和转换需满足的条件,对 CPLD 内部逻辑进行分析,并给出 ISA 时序分析框架图。结果表明,该方法运行稳定、可靠,在实际应用中可下挂 30 个 CAN 节点,有一定的工程参考价值。

关键词: CAN; ISA; SJA1000

中图分类号: TN911.72 文献标志码: A

An Implementation Method of ISA Bus to CAN Bus Interface Converter

Zhang Rui, Zhou Xiaohua, Niu Deqing, Liu Wei

(Dept. of Armament Products, No. 58 Research Institute of China Ordnance Industries, Mianyang 621000, China)

Abstract: CAN bus is widely used in distributed control system. ISA is a classic industrial control bus. In order to achieve communication between two buses, design an ISA bus interface to CAN bus conversion circuit and describe the implementation principle of matching and the proposed conversion to be completed to meet the timing conditions. After the analysis of CPLD internal logic analysis, the framework time sequence analysis diagram is given. The result shows that the method is stable and reliable. It can be linked to 30 nodes in the practical applications and has the certain value of engineering.

Keywords: CAN; ISA; SJA1000

0 引言

CAN 总线已广泛应用于各种传感器的数据采集系统中,而 ISA 总线依然是工业控制总线中应用较多的一种。那么如何将 CAN 通讯控制器挂接在 ISA 总线上,实现上位机通过 ISA 总线对多个数据采集模块进行扫描,完成对各 CAN 节点的通讯和控制,组成 DCS(Distributed Control System)或FCS(Field Control System)控制系统,是笔者主要研究和分析的内容。

1 实现方法

CAN 通讯控制器采用 PHILIPS 半导体 IC: SJA1000, 其为地址、数据总线分时复用,而 ISA 有专用的地址和数据总线,因此 ISA 对 SJA1000 寄存器的访问,需要通过 2 次 ISA 总线操作,完成一次对 SJA1000 寄存器的读/写操作。第一次将要访问 SJA1000 寄存器的地址送入 SJA1000 地址和数据复用总线,第二步如果读 SJA1000 寄存器,将数据从寄存器读入 ISA 数据总线,如果写 SJA1000 寄存器,将数据从 ISA 数据总线写入寄存器。根据这种访问机制,结合 ISA 总线 8 位 IO 读/写工作时序,由 CPLD 完成时序转换,满足 SJA1000 读/写周期时序(Intel 模式),最终将 CAN 通讯控制器 SJA1000

挂在 ISA 总线上。

2 完成时序匹配和转换需满足的条件

接口的时序匹配和转换电路通过 CPLD 实现, 芯片采用 Lattice 半导体 IC: M4A5-192/96-10VI。 将 CAN 通讯控制器 SJA1000 挂在 ISA 总线上,实现对其配置、读写访问需满足以下条件才能实现:

1)接口的时序匹配和转换电路可接收信号的最大频率,需大于 ISA 总线最高工作频率。

芯片 M4A5-192/96-10VI, 其组合逻辑电路传输最大延迟<10 ns^[1], 理论上可接收最大频率为100 M 的周期信号。ISA 总线最高工作频率为8 M, 所以该芯片有足够的裕量,完成 ISA 到 CAN 总线接口的时序匹配和转换任务。

2)接口的时序匹配和转换电路对 CAN 通讯控制器的读/写周期,需大于通讯控制器的最短读/写周期。

忽略接口的时序匹配和转换电路的延迟时间,ISA 访问 SJA1000 寄存器的读/写速率,计算如下: ISA 总线的 CLK 周期 T=125 ns^[2],8 位 IO 读/写周期为 $5T^{[2]}$,即 $t_{r/w}$ =625 ns。对 SJA1000 寄存器的读/写访问,需要 2 次 ISA 读写操作完成,即 $T_{r/w}$ =2 $t_{r/w}$ 。那么 ISA 访问 SJA1000 寄存器的读/写周期 $T_{r/w}$ =

收稿日期: 2010-11-15; 修回日期: 2010-12-20

基金项目: 核电站辐射监测与管理系统(200683)

作者简介: 张锐(1979一), 男,内蒙古人,硕士,助工,从事控制理论与控制工程研究。

1 250 ns.

在理想的 Intel 模式时序条件下, SJA1000 最小读寄存器时间和最小写寄存器时间分别为:

 $T_R = t_{\min(su(A-AL))} + t_{\min(LLRL)} + t_{\min(W(R))} = 48$ ns 其中 $t_{\min(su(A-AL))}$ 为在 ALE 变为低时,有效地址建立 的最小时间^[3]; $t_{\min(LLRL)}$ 为从 ALE 变为低到/RD 开 始有效的最小间隔时间^[3]; $t_{\min(W(R))}$ 为/RD 有效的最 小间隔时间^[3]。

 $T_W = t_{\min(su(A-AL))} + t_{\min(LLWL)} + t_{\min(W(W))} + t_{\min(WHLH)} = 53$ ns 其中 $t_{\min(su(A-AL))}$ 为在 ALE 变为低时,有效地址建立的最小时间^[3]; $t_{\min(LLWL)}$ 为从 ALE 变为低到/WR 开始有效的最小间隔时间^[3]; $t_{\min(W(W))}$ 为/WR 有效的最小间隔时间^[3]; $t_{\min(WHLH)}$ 为/WR 变为无效到下一个 ALE 变为高时的最小时间间隔^[3]。

综上所述 $T_{r/w}$ 有足够的裕量大于 $\max(T_R, T_W)$ 。

3 CPLD 内部逻辑分析

具体的系统设计原理如图 1, CPLD 主要完成了基地址译码、控制端口逻辑、复位逻辑、双向缓冲逻辑等功能。




图 1 系统原理图

3.1 基地址译码

该功能模块主要确定在 ISA 总线上,访问 SJA1000 内部寄存器的端口基地址。实际应用中,根据 ISA 地址总线 A[2-9]和 AEN 信号状态,来确定基地址 320H 是否有效。

结合 A[0-1]信号状态,在 ISA 总线上,320H 为"写将要访问 SJA1000 寄存器地址"的端口地址;321H 为"读/写 SJA1000 寄存器"的端口地址;323H 为软件复位 SJA1000 的端口地址。

3.2 控制端口逻辑与双向缓冲总线逻辑

这 2 个功能模块是完成"通过 2 次 ISA 总线操作,实现一次对 SJA1000 寄存器读/写操作"控制逻辑的重要部分,具体为对 CS#片选引脚控制和对双向缓冲总线选通控制。

CS#作为 SJA1000 的片选输入端,其低电平有效。为避免 CS#过早选通,产生对 SJA1000 不正确读/写的情况,实际应用中,仅在第二次 ISA 总线操作,即 321H 端口地址有效时,才选通。

对于双向缓冲总线逻辑的控制分为 3 种情况, 具体如下:

- 1) 第一次 ISA 总线操作,即 320H 端口地址有效时,将要访问 SJA1000 寄存器地址,从 ISA 数据总线写入 AD 总线,写后脱离 AD 总线,该数据将一直保持到下次对 AD 总线的访问。
- 2) 第二次 ISA 总线操作,当 IOW#信号有效,即向 321H 端口写数据时,配合其它信号时序,将向寄存器写入的数据,从 ISA 数据总线写入 AD 总线,写后脱离 AD 总线。
- 3) 第二次 ISA 总线操作,当 IOR#信号有效,即从 321H 端口读数据时,配合其它信号时序,将从寄存器读入的数据,从 AD 总线读入到 ISA 数据总线。

此外要注意,读/写操作时,须保证写/读操作已脱离 AD 总线(SJA1000 的地址、数据复用总线)。 3.3 复位逻辑

SJA1000 正常工作前,只有通过复位引脚对其进行可靠的硬件复位,才能对 SJA1000 中的寄存器进行正确的读写操作。设计了开机上电复位和软件复位。其中软件复位通过向复位端口地址 323H 读/写数据,将 SJA1000 复位引脚 RESET#置位/复位,并配合控制软件延时不小于 0.1 μs 后(SJA1000 复位低有效,复位时间>0.1 μs),实现软件复位功能。

4 时序分析

图 2 为 ISA 总线与 SJA1000 读操作时,各相关信号的时序图。在第一次 ISA 总线操作期间,将访问 SJA1000 寄存器的地址写入 AD 复用总线,从时序图可以看出,该数据 A[0-7]将维持到第二次 ISA 总线操作,数据 D[0-7]对 AD 复用总线的更新。根据 SJA1000 读时序图,当读信号 RD#有效后,在小于 50 ns 的时间内,将从访问 SJA1000 寄存器中读出的数据 D[0-7]送入 AD 复用总线,同时数据锁存至下一次对 AD 总线的更新,这保证了有效数据在 ISA 总线 8 位 IO 读时序 T2 周期中, (下转第 93 页)

的检索结果,对于 2 种结果将提取不同的图像特征。 系统流程图如图 4。综上分析,可得到导弹图像检 索系统结构框图,如图 5。




图 5 导弹图像检索系统结构框图

3 结束语

该研究可为下一步的导弹图像检索系统的建设 工作提供参考。

(上接第82页)

在读信号 IOR#有效后,很快送入数据总线 D[0-7],保证了在 T3 和 TW 周期中,ISA 总线读数据的准确性和可靠性,具体时序图见图 2 虚线框。





图 3 为 ISA 总线与 SJA1000 写操作时,各相关信号的时序图。第一次 ISA 总线操作同读时序图。第二次 ISA 总线操作,将有效数据 D[0-7]送入 AD 复用总线,同时数据锁存至下一次对 AD 总线的更新,这保证了有效数据在 ISA 总线 8 位 IO 写时序T4 周期中,在写信号 WR#上升沿,写 SJA1000 寄存器时,有足够的裕量满足 SJA1000 写操作时序对该时刻前后,有效数据保持最小 8 ns 的时间要求,保证了对 SJA1000 寄存器写数据的准确性和可靠性,具体时序图见图 3 虚线框。

参考文献:

- [1] 邵东波. 基于内容的图像检索介绍[J]. 电脑知识, 2006(1): 175-176.
- [2] 邵虹, 崔文成. 基于内容的图像检索技术研究[J]. 小型 微型计算机系统, 2003, 24(10): 1845-1848.
- [3] 张宜. 基于内容的图像检索技术研究综述[J]. 广西广播电视大学学报, 2003, (03).
- [4] 王占全, 徐慧. Visual C++数字图像处理技术与工程案例[M]. 北京: 人民邮电出版社, 2009(1): 54-60.
- [5] 吴清锋. 基于内容的中草药植物图像检索关键技术研究[D]. 厦门: 厦门大学, 2007.
- [6] 徐杰, 施鹏飞. 基于内容的图像检索技术[J]. 中国图像图形学报, 2003, 09.
- [7] 李勇. 基于内容的图像检索技术研究[D]. 吉林: 吉林 大学, 2009.
- [8] 张振花. 基于内容图像检索的若干技术研究[D]. 吉林: 吉林大学, 2009.
- [9] 王亮申. 图像特征提取及基于内容图像数据库检索理论和方法研究[D]. 大连: 大连理工大学, 2002.
- [10] 江少锋. 医学图像的特征自动提取及基于模糊特征的图像检索研究[D]. 广州: 南方医科大学, 2008.



5 结束语

采用笔者设计的 ISA 总线到 CAN 总线转换的接口电路,在实际应用中下挂 30 个 CAN 节点,通信速率 250 Kbps,运行稳定、可靠。

参考文献:

- [1] ispMACH 4A DataSheet[M]. Http://www.latticesemi.com
- [2] 杨立. 微机原理与接口技术[M]. 天津: 天津大学出版 社, 2010.
- [3] SJA1000 DataSheet[M]. Http://www.zlgmcu.com
- [4] 郭 倩, 张春熹, 杨玉生. 基于 FPGA 的 1394b 光纤总 线接口设计[J]. 兵工自动化, 2010, 29(3): 81-84.
- [5] 同江, 蔡远文. LXI 总线仪器接口设计方法[J]. 兵工自动化, 2010, 29(9): 64-66.