

doi: 10.7690/bgzdh.2016.11.016

# 基于目标阻抗匹配的电源分配网络设计优化

黄 蕾

(绵阳市维博电子有限责任公司技术中心, 四川 绵阳 621000)

**摘要:** 针对可靠保证电源分配网络的时域瞬态响应、全频域稳态响应、极低目标阻抗、电源及信号完整性设计目标的问题, 提出一种基于目标阻抗匹配的电源分配网络设计优化的方法。以低功耗 Zigbee 遥控器为例, 从目标阻抗分配、寄生参数预估、蒙特卡罗分析、回流路径规划、结果对比分析及工程实施探讨这 6 个方面阐述低功耗大动态电流电路 PDN 的设计与优化。基于 2 级共模电感(双 T 型网络)搭建目标 PDN, 实现 VRM 输出端与 PDN 输入端及 PDN 输入端与输出端的阻抗匹配。结果表明: 该方法能够成功指导 PDN 的设计优化, 可以提高实际的 PCB 设计质量, 降低设计风险, 减少设计修改和制作的次数, 从而缩短市场开发周期、减少开发成本, 在工程上是可行的, 并具有良好的应用推广价值。

**关键词:** 目标阻抗匹配; 电源分配网络; 地(电源)弹噪声; 时域反射; 回流路径

中图分类号: TP277 文献标志码: A

## Design and Optimization of Power Distribution Network Based on Target Impedance Matching

Huang Lei

(Technology Center, Mianyang Weibo Electronic Co., Ltd, Mianyang 621000, China)

**Abstract:** Aiming at the problem of the time domain transient response, steady state response of full frequency domain, low target impedance, power and signal integrity design of the power distribution network, this paper brought forward one kind of the method that design and optimization of power distribution net which is based on matching target impedance. Taking a low-power consumption Zigbee remote as example, this paper discussed the method from 6 aspect which were distribution of target impedance, estimate parasitism parameter, Monte Carlo analysis, back-flow route plan, comparative analysis of simulation result and the project implement. This paper had build the target PDN based on common mode transformer of 2-stair (pair of T types network), realized matching output impedance of VRM to input impedance of PDN, and matching input impedance to output impedance of PDN. Result is indicated, this method is able to guide the design and optimization of PDN successfully, can rise quality of actual PCB design, lessening design risk, cut down the times of designing modification and fabrication, shorten the marketplace construction cycle, and cut down cost of development thereby. This method is result to be project feasible, it had fine application extension value also.

**Keywords:** target impedance match; power distribution network; ground (power) bounce; reflection; back-flow route

## 0 引言

由于同步开关噪声(simultaneous switching noise, SSN)所产生的噪声电流、信号及电源完整性问题现已成为制约整个高速数字系统性能的一个关键因素。元器件封装和电路板上的电源/地平面作为电源分配系统不可或缺的一部分, 为这些噪声电流提供了耦合路径。拥有一个经过良好设计的电源分配系统对于保证整个系统的性能和稳定性是及其重要的<sup>[1-2]</sup>; 因此, 笔者提出一种基于目标阻抗匹配的电源分配网络设计优化的方法, 以解决这个问题。

## 1 问题描述

图 1(a)中, 驱动端发送的低电平受到地弹噪声的影响, 在低电平上会出现相位与地弹噪声相同的

噪声波形; 图 1(b)中, 驱动端发送的开关信号受到地弹噪声的影响, 导致开关信号下降沿变缓。




图 1 地弹噪声对驱动端信号的影响




图 2 地、电源反弹噪声对接收/触发端信号的影响

收稿日期: 2016-06-20; 修回日期: 2016-07-24

作者简介: 黄 蕾(1981—), 女, 四川人, 硕士, 从事测控技术、工业自动化研究。

图 2(a)中, 由于参考地上的地弹噪声, 使得接收到低电平信号上出现相位与地弹噪声相反的噪声波形; 图 2(b)中, 如果电源反弹噪声的相位与地反弹噪声相反, 会使高电平信号上噪声波形幅度加倍, 严重时造成数据翻转<sup>[3]</sup>。

## 2 目标阻抗分配

PDN 主要由 3 个模块构成: VRM(voltage




图 3 PDN 部件模型等效电路

PDN 设计的关键是使阻抗在一定频率范围内控制在目标阻抗以内, 目标阻抗表达式为

$$Z_{\text{target}} = \frac{V_{\text{RT}}}{I_{\text{Dynamic}}}。 \quad (1)$$

式中:  $V_{\text{RT}}$  为最差电压纹波容限;  $I_{\text{Dynamic}}$  为系统的最大瞬态电流<sup>[5]</sup>。结合图 3 知,  $Z_{\text{target}}$  主要由 VRM 的输出阻抗、去耦电容的等效阻抗及寄生电感引起的分布阻抗 3 大部分构成。

一个优良的 PDN 设计应该达到如下 3 个要求: 1) 在可接受的电源噪声下功率得到及时的传输; 2) 维持 PCB 上高速信号的完整性; 3) 将系统的 EMI 控制在可接受的范围内。在工程应用中, 设计这样的 PDN 并非易事<sup>[6]</sup>, 需反复寻优甚至重新设计。

Zigbee 遥控器属于低功耗及大动态电流设计领域, 低功耗要求遥控器尽可能长时间内处于休眠模式, 通过事件触发唤醒, 待响应完该触发事件后, 尽可能迅速地重新回到休眠模式<sup>[7-8]</sup>。大动态电流主要体现为以下 2 方面:


1) 在模式切换时, LVCMOS 工艺的进步带来数百 mA 甚至几安瞬态电流变化;

2) Zigbee 无线收发时, 开启 PA(功放)导致的电源供电电流突变<sup>[8]</sup>。

因第一方面属于封装级范畴, PCB 级处理不了, 所以文中的负载瞬变电流仅针对第二方面。这就要求遥控器的 PDN 全工作频段必须实时的按需提供电平快速切换时所需的高动态瞬变电流, 即要求 PDN 具有优良的电源完整性。所以低功耗 Zigbee 遥控器 PDN 的设计及优化改进方式与方法具有一

regulator module)、电源地平面及去耦电容<sup>[4]</sup>。PDN 作为信号线的回流路径时, 任何不连续点都直接造成传输线阻抗不匹配, 影响信号完整性。PDN 噪声是一个宽带噪声, 主要噪声来源有 3 个方面: 1) 电源系统电流瞬变造成的瞬态开关噪声; 2) 数字集成电路开关转换过程中, 输出端产生的谐波分量; 3) 来源于外部电源或者 VRM 的低频纹波噪声。

PDN 部件模型等效电路图如图 3 所示。



定典型性。

下面, 笔者将基于该遥控器从目标阻抗分配、寄生参数预估、蒙特卡罗分析、回流路径规划、结果对比分析及工程实施探讨这 6 个方面阐述低功耗大动态电流电路 PDN 的设计与优化。

低功耗 Zigbee 遥控器采用 TI 的 TPS63001DRC 作为 VRM<sup>[8]</sup>,  $V_{\text{RT}}$  取 0.1 V,  $I_{\text{Dynamic}}$  取 0.25 A, 则得出  $Z_{\text{target}}$  为 0.4 Ω。其中, VRM 中输出阻抗就贡献了 0.2 Ω<sup>[9]</sup>, 因采用黑盒法设计该遥控器; 所以严格按照器件手册上参考电路选取去耦电容<sup>[9-10]</sup>, 通过分析可知, 只有 Zigbee 模块(F8913D)电源参考电路的 220 μF 去耦(储能)电容对地、电源反弹起作用, 其 ESR 为 0.5 Ω<sup>[11]</sup>, ESL 为 1 nH<sup>[6]</sup>, 有寄生电感引起的分布阻抗值必须小于 0.215 Ω, 又 C8051F963-A-GM 主频为 24.5 MHz, 则 PDN 的目标总寄生电感不大于 1.4 nH。

## 3 寄生参数预估

因笔者基于现有设计探讨 PDN 的可行优化改进项, 则器件选型已定, 故不考虑封装电容、电感及电阻。

在现代高速系统设计中, 电路基本采用多层 PCB 板。PCB 板各层之间或元器件和走线之间的电气连接是通过过孔来实现的。而过孔是影响信号传输质量的重要因素之一<sup>[12]</sup>, 下面, 笔者将从过孔的寄生电容与电感方面分析地、电源反弹噪声。

每个过孔都有寄生串联电感, 其主要影响是降低了电源旁路电容的有效性, 使整个电源供电滤波

效果变差。计算过孔近似寄生电感的经验公式为：

$$L = 5.08 \times h \times \left[ \ln\left(\frac{4 \times h}{d}\right) + 1 \right]。 \quad (2)$$

式中： $L$  为过孔电感，nH； $h$  为过孔长度，in； $d$  为过孔直径，in。低功耗 Zigbee 遥控器 PCB 为 4 层结构，叠层图如图 4 所示。




图 4 低功耗 Zigbee 遥控器 PCB 叠层结构

因制板工艺、可靠性及成本限制，遥控器 PCB 上所钻全部为通孔，板材为 FR-4，据式(2)得  $L$  为 0.62 nH，若不考虑分布电容参数的影响，结合 LC 滤波，则不易满足 PDN 的目标总寄生电感限制。

因遥控器所选器件全部为表贴封装，所以可根据 Pads(焊盘)个数，结合 PCB 上所产生的地、电源反弹噪声的叠加效应，基于并联寄生电容及串联寄生电感模型，统合计算 PDN 中过孔数量。

高速电路中过孔都会产生对地的寄生电容，过孔的寄生电容经验公式为：

$$C = \frac{1.41 \times \varepsilon_r \times T \times D_1}{D_2 - D_1}。 \quad (3)$$

式中： $D_2$  为过孔内孔直径，in； $D_1$  为过孔焊盘直径，in； $T$  为印制电路板的厚度，in； $\varepsilon_r$  为电路板的相对介电常数； $C$  为过孔的寄生电容量，pF。根据式(3)得  $C$  为 0.62 pF。

遥控器 PCB 上共有 176 个焊盘，则 PDN 的总寄生电容必须满足：

$$176 \times C_{\text{总寄生}} \times \frac{V_{\text{RT}}}{d_t} \geq I_{\text{Dynamic}}。 \quad (4)$$

考虑到过孔寄生电容给电路造成的主要影响是使数字信号上升沿减缓或变差，从而降低了电路速度<sup>[13]</sup>。则按照 300 MHz<sup>[14]</sup>带宽取  $d_t$  为 1.16 ns，得  $C_{\text{总寄生}}$  不小于 16.57 nH，有 PDN 上的过孔数不少于 27 个。

PDN 的总寄生电感必须满足：

$$176 \times L_{\text{总寄生}} \times \frac{d_i}{d_t} \leq V_{\text{RT}}。 \quad (5)$$

将  $I_{\text{Dynamic}}$  代入  $d_i$ ， $d_t$  取 16  $\mu$ s<sup>[8]</sup>，得  $L_{\text{总寄生}}$  不大于 36 nH，则有 PDN 上的过孔数不多于 58 个。

综上所述，遥控器 PDN 的过孔数量范围为 27~58，范围较宽，导致不易具体实施 PDN 改进及优化

措施。为使 PDN 的过孔数量控制在最优值附近，下文将基于 AltiumDesigner V10.0 的混合仿真(PSpice)模型进行蒙特卡罗<sup>[15]</sup>分析，以确定 PDN 过孔数量优选值。

#### 4 蒙特卡罗分析

由于数字电路大多采用 CMOS 工艺，导致数字信号输入端极高的输入电阻，通常在千欧至兆欧级别，使得数字信号的电流非常微弱，只有电压有效信号在起作用；因此，可等效为电压型干扰源。又 SSN 在时域上表现为幅度较小的随机脉冲，频谱为连续频谱，且幅度不随频率改变而变化，只与噪声大小有关<sup>[16]</sup>。若考虑极限情况，SSN 频率与 MCU 或 CPU 主频相近，即电路谐振，则可将该电压型干扰源近似等效为占空比为 50% 的方波脉冲源。

据前文第 1 节所述，将预估的 PDN 寄生参数作蒙特卡罗分析，瞬态仿真波形如图 5 所示。




图 5 蒙特卡罗仿真波形

由图 5 可知：PDN 的过孔数量取 32、36、55 及 58，能够最大限度地抑制电源电压突变。结合阻抗连续性优选 PDN 过孔数为 32。上述过孔数量所对应的 PDN 等效阻抗图如图 6 所示。




图 6 PDN 等效阻抗

由图 6 可知：PDN 的目标等效阻抗仍不连续，在 80 ns 及 120 ns 处出现明显阻抗突变点，极大值奇点 680 mΩ 出现于 80 ns 处，较接近于  $Z_{\text{target}}$ 。

穿过参考平面(电源地平面或铺铜层)的信号过孔对高速互连传输信号有很大影响，表现为信号边沿畸变和退化。而回路面积的增大和引入的阻抗突变可能向电源地平面(或铺铜层)注入足够能量导致电源地平面(或铺铜层)发生谐振，加剧了电源电压波动，同时也会在 PCB 边缘处产生电磁辐射<sup>[6]</sup>。所

以必须结合具体 PCB 基于信号完整性(SI)优化回流路径规划,以达到 PDN 与负载电流瞬态变化在全频段的最佳匹配。

## 5 回流路径规划

布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致信号反射<sup>[16]</sup>,电源完整性要求负载电流瞬时电源及地应保持稳定,则有电流瞬变可等效为负载电阻减小,导致负向反射电压,则可以基于 SI 模型分析时域信号反射,进而间接分析地弹。

SI 模型基于上升/下降沿分析过冲及下冲等信号完整性参数,一般分析时间段不会超过 100 ns,属于高速范畴,又高速信号的理想回流路径位于信号走线正下方的电源、地平面,则笔者通过定义关键信号规划回流路径。

结合低功耗 Zigbee 遥控器的工作时序可知,C8051F963 通过向 F8913D 发出 SLEEP\_RQ 信号(低电平有效)唤醒 Zigbee 模块,Zigbee 模块通过 SLEEP\_ON 信号(低电平有效)表示已被唤醒及 Associate(低电平有效)表示已成功接入 Zigbee 网络,可进行 Zigbee 通信,Zigbee 模块 F8913D(U3)及单片机 C8051F963(U1)通过 LVCMS 逻辑 UART 方式互连<sup>[7]</sup>,则有定义 Zigbee 遥控器的关键信号为 SLEEP\_RQ、SLEEP\_ON、Associate、RX 及 TX。

在不考虑附加 SSN 及信号端接的情况下,可基于 AltiumDesigner V10.0<sup>[16]</sup>的信号完整性模型进行关键信号反射分析,以规划最优回流路径,其中 SLEEP\_RQ 的信号反射最强,则仿真波形如图 7。




图 7 关键波形反射波形图

由图 7 可知,取反射波形的过冲最大值(2.004 V)规划回流路径。

因电感阻碍电流突变,电容阻碍电压突变,信号发生过冲或下冲时,基于图 1 及图 2 所示地弹或电源反弹噪声的极限情况,PDN 总寄生电感中将产生寄生电流,总寄生电容产生寄生电压。根据下式:

$$L \times \frac{d_i}{d_t} = d_v \quad (6)$$

将过孔数量取优选值时的等效 19.67 nH 总寄生电感代入  $L$ ,  $d_t$  取 1 ns,  $d_v$  取 2.004 V 代入得,  $d_i$  约为 102 mA。基于图 7,根据欧姆定律:

$$R \times d_i = d_v \quad (7)$$

将 102 mA 代入  $d_i$ ,图 7 中 RDN 最大值 0.68 Ω 代入得  $d_v$  为 69.36 mV。

根据下式:

$$C \times \frac{d_v}{d_t} = d_i \quad (8)$$

将过孔数量取优选值时的等效 19.67 nF 总寄生电容代入  $C$ ,  $d_v$  取 69.36 mV,  $d_i$  取 102 mA 代入,得  $d_t$  约为 12 ns,将  $d_t$  之比定义为  $\Delta t_r$ ;根据 0.35 带宽<sup>[16]</sup>原理知,信号频率 fknee 由 350 MHz 降为 29.2 MHz,将变化后的 fknee 定义为  $f_c$ ;则可等效为加入一级 LC 低通滤波器,且 LC 谐振频率为  $f_c$ 。联合求解<sup>[17]</sup>:

$$\frac{L}{C} = \Delta t_r; \quad (9)$$

$$\frac{1}{2 \times \pi \times \sqrt{L \times C}} = f_c. \quad (10)$$

将式(12)代入  $\Delta t_r$  及 29.2 MHz 代入  $f_c$  得出:  $L$  为 18.89 nH,  $C$  为 1.57 nF。将  $L$  及  $C$  等效为关键信号回路布线附加寄生电感及电容作为 PDN 附加部分,做瞬态分析,PDN 等效阻抗图如图 8 所示,引入回流路径后的附加 RMS<sup>[18]</sup>电流波形如图 9 所示。

对比图 8 与图 6 可知,引入回流路径后 PDN 等效阻抗在阻抗突变点处约增加 1.5 Ω,必须引入 LC 补偿。




图 8 引入回流路径的 PDN 等效阻抗




图 9 引入回流路径的 PDN 附加 RMS 电流

AltiumDesigner V10.0 的信号完整性模型采用

等效阻抗分析 PCB 布线影响, 根据 PCB 带状线等效阻抗的工程经验公式<sup>[18]</sup>:

$$\frac{87}{\sqrt{(\varepsilon_r + 1.41)}} \times \ln \left( 5.98 \times \frac{d}{(0.8 \times w + h)} \right) \times l = Z。 \quad (11)$$

式中:  $\varepsilon_r$  为电路板的相对介电常数;  $d$  为 PCB 走线到地平面或覆铜层的距离, in;  $w$  为 PCB 走线线宽, in;  $h$  为布线高度, in; 先考虑同层走线, 则有取 5(FR-4 材质) 为  $\varepsilon_r$ ; 取  $d$  为 0.04 in; 取  $w$  为 0.01 in; 取  $h$  为 0.028 in; 有关键信号 PCB 走线长度变化为 21.39 mil 或 0.543 mm。工程上不易实现, 则考虑异层走线, 线上添加一对过孔实现。

考虑 SLEEP\_RQ 出现 2.004 V 反射信号过冲值, 实际遥控器 PCB 中源端与目的端焊盘中心距  $d_x$  为 33.325 mm,  $d_y$  为 4.725 mm。因器件布局限制, 结合高速及信号完整性布线规则知,  $d_x$  等效阻抗为定值,  $d_y$  等效阻抗为变值, 各代入式 (11) 得  $Z_x$  值为 85.48 Ω, 得  $Z_y$  最大值为 12.12 Ω, 则有传输线总等效阻抗约为 100 Ω。以线长变化 1 mm(等效阻抗变化 2.54 Ω) 为步进, 0 Ω 为最小值, 做蒙特卡罗分析。

因高频信号线路的布线经过信号通孔连接到线路板的不同层面, 返回电流一定不会越过一个层面流到另外一个层面(可能通过电容耦合、附加电感及通孔等), 电流返回电源的路径常常出人意料。此时, 在信号过孔附近放置一个接地过孔, 使信号以低阻抗回流(信号过孔与地孔之间中心距离不应超过 1 mm)<sup>[16]</sup>。借鉴差分布线原则, 考虑到 SLEEP\_RQ 低电平有效, 将 SLEEP\_RQ 与电源严格按照差分对布线, 则引入回流路径的 PDN 优化蒙特卡罗分析, 得出  $Z_{y1}$  为 6.8175 Ω,  $Z_{y2}$  为 5.3025 Ω, 可使 PDN 等效阻抗达到最优, 且符合  $Z_{y1}$  及  $Z_{y2}$  的总阻抗为 12.12 Ω 这一约束条件, 对应的  $d_{y1}$  为 2.66 mm,  $d_{y2}$  为 2.07 mm, 其蒙特卡罗寻优 PDN 等效阻抗如图 10 所示。




图 10 蒙特卡罗寻优 PDN 等效阻抗图

## 6 结果对比分析

### 6.1 时域分析

对比图 10 及图 6 可知, 80 ns 处 PDN 阻抗约增

加 80 mΩ, 120 ns 处 PDN 阻抗约增加 440 mΩ, 极大值奇点仍出现在 80 ns 处, 约为 740 mΩ。优化后的反射曲线图如图 11 所示, 优化后的附加 RMS 电流波形如图 12 所示。




图 11 优化后 SLEEP\_RQ 反射曲线




图 12 优化后的 PDN 附加 RMS 电流

对比图 11 及图 7 可知: SLEEP\_RQ 上升沿过冲及下冲约减少 40 mV, 下降沿变化不大。对比图 12 及图 9 可知: PDN 的附加 RMS 电流约减小了 2.5 mA, 根据欧姆定律知, PDN 的附加地弹噪声约减少 23%, 效果比较显著。其余关键信号回流路径的优化依此类推。

由图 10 可知: PDN 等效阻抗的最大值 0.74 Ω 仍大于  $Z_{target}$ , 不满足设计需求, 还需进一步优化。

根据欧姆定律知: 当遥控器发生最大负载电流瞬变(0.25 A)时, PDN 等效阻抗取最大值(0.74 Ω), 此时的地、电源反弹噪声为 185 mV, 超出目标值 85 mV。又遥控器中负载电流瞬变主要由 Zigbee 模块(F8913D)贡献, 则定义 F8913D(U3) 为地弹噪声源端, 单片机 C8051F963(U1) 为目端, 理论上源端与目端加入电感补偿由电流瞬变引起的电源电压跌落。但 F8913D(U3) 及 C8051F963(U1) 噪声容限较小, 只有 0.3 V, 若两者不共用 PDN, 设计风险较大<sup>[8]</sup>。则实施具体优化改进措施时改为 VRM 与 IC 间共模回路中插入共模电感, 增大共模电流回路的阻抗, 减小共模电流<sup>[19]</sup>以补偿电源电压跌落。

依据式 (6), 计算得出补偿电感约为 5.44 μH, 据工程经验取滤波电感值为(2.7×2) μH。考虑到高动态负载电流瞬变的应用场合, 不易评估测定并量化 DC-DC 开关电源动态噪声<sup>[20]</sup>, 如采用 LC 补偿网络匹配 VRM 端的输出阻抗, 就可以放宽 VRM 的动态

噪声(包括开关噪声与电源纹波)限制。PDN 等效阻抗图如图 13 所示。




图 13 加入补偿电感后的 PDN 等效阻抗

由图 13 可知：加入滤波式( $2.7 \times 2$ )  $\mu\text{H}$  补偿电感后，PDN 等效阻抗降为  $0.2 \Omega$  以下，满足  $\leq Z_{\text{target}}$  的设计要求。

## 6.2 频域分析

频域分析 VRM 的开关噪声，没加对称滤波电感及添加对称滤波电感的负载端开关噪声瞬态仿真波形依次如图 14(a)、(b)所示。




图 14 开关噪声频域瞬态仿真波形

由图 14 可知：加入对称滤波电感后，开关噪声经由 PDN 后重新分配，低频段( $0\text{Hz} \sim 2$  倍开关频率)




图 16 目标 PDN 原型等效电路

由图 18 可知：经目标阻抗匹配后，IC 端地弹噪声约为 VRM 端的 25%。但上升沿( $t_r$ )畸变严重，而且受控于开关噪声的持续时间长度。IC 输入端只

超标严重，高频段( $\geq 3$  倍开关频率)均  $<$  噪声容限(0.3 V)。

又加入对称滤波电感后，VRM 与 IC 的电源、地不再等电位，则负载瞬变电流仅作用于 IC 端，则体电容  $C_1$  由全局补偿变为局部补偿，将  $C_1$  移位后 PDN 目的端开关噪声频域瞬态仿真波形图如图 15。




图 15 VRM 与 IC 电源、地分割后的 PDN 目的端开关噪声瞬态频域仿真波形

对比图 15 及图 12(b)可知：经 VRM 与 IC 端电源、地完全分割后的 PDN 目的端开关噪声频域分布较原先均衡，且在开关频率基频处出现极大值 0.425 V，但在小于 4 倍开关频率时开关噪声仍然超标，需做进一步优化。

## 6.3 目标 PDN

由图 15 可知：必须加入合适的 LC 滤波器才能使 PDN 目的端开关噪声在分析频段(0.4~0.6 MHz)落入噪声容限内，经过多次迭代得出目标 PDN 原型等效电路图如图 16 所示，目的端开关噪声瞬态频域仿真波形图如图 17 所示。

由图 17 可知：目标 PDN 目的端开关噪声除了在 DC 处出现极大值 0.425 V 外，其余频段均小于 0.3 V。又遥控器处于工作状态时基于主频时钟驱动，处于休眠模式基于 RTC 时钟驱动，DC 噪声只要不超过 0.5 V<sup>[10]</sup>引起逻辑误判即可。

由图 17 可知：PDN 框架基于 LC 补偿网络实现目标阻抗匹配，经目标阻抗匹配后，目标 PDN 地弹噪声改善图如图 18 所示。

加入 10 nF(0.01  $\mu\text{F}$ )的去耦电容不足以维持 IC 端发生负载瞬变时的电源电压，且滤除了大量的有效频率分量；所以在 IC 端对称加入器件手册中推荐的

220  $\mu\text{F}$  体电容<sup>[10]</sup>, 则将图 16 改善为图 19, 地弹噪




图 17 目标 PDN 目的端开关噪声瞬态频域仿真波形




图 19 目标 PDN 框架等效电路




图 20 目标 PDN 输出端地弹噪声

由图 20 可知: IC 输入端地弹噪声不到 1 mV, 且上升沿( $t_i$ )与 VRM 的开关噪声的上升沿( $t_r$ )相近, 有对称加入 220  $\mu\text{F}$  体电容后完全可维持负载电流瞬变期间的电源电压, 且保留了大部分的有效频率分量。对照图 20 及图 21 可知: PDN 输出端(IC 输入端)的地弹噪声与 PDN 输入端(VRM 输出端)的电压脉冲源激励波形同频同相, 只是幅度降低。

综上所述, 该 PDN 框架在参考频段内符合低功耗 Zigbee 遥控器的电源完整性需求, 可实现优化改进目标。

## 7 工程实施探讨

由图 19 可知: 笔者只是架构了目标 PDN 的框架, 还需结合具体 PCB 的布局布线及地弹噪声的精确模型做进一步细化。只是通过脉冲激励源模拟地、电源反弹噪声, 所设计出的目标 PDN 功能不够完善, 为避免电源完整性隐患, 还需基于电磁场全波仿真工具 Ansoft SIwave/Designer SI 提取 PCB 板级参数, 以建立精确且通用的地弹噪声或 SSN 模型<sup>[16]</sup> 及 Synopsys 的 PSpice 模型, 优化设计分析, 开展快速原型设计<sup>[21]</sup>。

声图如图 20 所示。




图 18 目标 PDN 目的端地弹噪声改善

## 8 结束语

业界常采用 SSN 的抑制效果来衡量 PDN 的设计好坏<sup>[22]</sup>。目前, 已经发展出了多种 SSN 抑制方法:

- 1) 添加分立去耦电容器;
- 2) 采用嵌入式去耦电容器;
- 3) 优化过孔位置;
- 4) 电源地平面分割;
- 5) PCB 边缘增加阻性元件;
- 6) 采用有损元件;
- 7) 设计过孔防护栏;
- 8) 采用差分信令;
- 9) 采用电磁带隙结构 (electromagnetic band gap, EBG) 等。

针对采用黑盒法设计的低功耗高动态电流类的 PCB 来说, 只有 3)、4)能够有效抑制 SSN<sup>[6]</sup>。这与前文所述吻合, 证明笔者所提出的基于目标阻抗匹配的电源分配网络优化设计方法及流程, 可以提高实际的 PCB 设计质量, 降低设计风险, 减少设计修改和制作次数, 从而缩短市场开发周期, 减少开发成本。对于实际工作中的设计观念、设计流程及设计手段的改进与完善具有现实指导意义, 在工程上是可行的, 并具有良好的应用推广价值。

## 参考文献:

- [1] 苏良碧. 高速 PCB 电源完整性设计与分析[D]. 呼和浩特: 内蒙古大学, 2011: 6-26.
- [2] 赵爽. 基于 CST 软件的 PCB 板电磁兼容仿真技术研究 [D]. 哈尔滨: 哈尔滨工程大学, 2013: 3.
- [3] 申伟, 唐万明, 王杨. 高速 PCB 的电源完整性分析[J].

- 现代电子技术, 2009, 31(24): 213–218.
- [4] 马守兴, 邱兵. 利用 Allegro PCB PI 进行电源完整性设计[J]. 无线电工程, 2007, 37(8): 66–67.
- [5] 蓝天鸿. 电源完整性前仿真工具设计[D]. 西安: 西安电子科技大学, 2012: 23, 33.
- [6] 张木水. 高速电路电源分配网络设计与电源完整性分析[D]. 西安: 西安电子科技大学, 2009: 6, 13, 17, 148.
- [7] 李伟, 门佳. 一种事件驱动有限状态机的编程实现框架[J]. 计算机与现代化, 2014, 226(6): 116–119.
- [8] 黄蕾. 基于 FSM 的低功耗 Zigbee 遥控器[J]. 兵工自动化, 2015, 34(10): 42–46.
- [9] TEXAS INSTRUMENTS. HIGH EFFICIENT SINGLE INDUCTOR BUCK-BOOST CONVERTER WITH 1.8A SWITCHES[S]. www.ti.com, 2008: 3, 5, 11.
- [10] Tady chen.F8913D 使用说明书 V1.10[S]. 厦门四信通信科技有限公司, 2013: 96.
- [11] 刘渝. 高速数字印制电路板中跌电磁辐射分析[D]. 西安: 西安电子科技大学, 2006: 37–45.
- [12] 魏丽丽, 刘浩. 高速 PCB 过孔设计[J]. 电子质量, 2007(9): 76–78.
- [13] 李轶敏, 顾长青. 多层印制板的高速过孔仿真分析[J]. 仪器仪表用户, 2009, 16(2): 105–106.
- \*\*\*\*\*
- (上接第 46 页)
- 圆柱形轴扭转角度的一般计算公式为
- $$\alpha = \frac{2Pal}{E\pi r^4}.$$
- 式中:  $P$  为释放搭钩的力;  $l$  为轴的长度;  $E$  为刚性模量;  $r$  为轴的半径。
- 根据杠杆原理可以求出开启力  $W$ :
- $$W = \frac{Pa}{b}.$$
- 式中  $b$  为等于开启杆的长度。
- 如果涉及  $b$  比  $a$  大, 就可以使开启力很小; 但需要注意的是, 如果  $a$  太小, 扭转角度就会太大<sup>[11]</sup>。

### 3 结束语

无论是从实际功能还是从外观设计的角度出发, 搭扣配合都是塑胶件装配中必不可少的装置, 其重要性不言而喻<sup>[12]</sup>。分析结果表明: 该研究能为塑胶件搭扣设计提供一定的理论基础, 降低开模过程中模具返修率。

### 参考文献:

- [1] 郁文娟, 顾燕. 塑料产品工业设计基础[M]. 北京: 化学工业出版社, 2006: 236–241.

- [14] 李君. 系统级封装的电源完整性分析和电磁干扰研究[D]. 成都: 西南交通大学, 2010: 10.
- [15] 汪汉新, 朱翠涛, 陈亚光. PSpice 在电子电路优化设计中的应用[J]. 微计算机信息, 2006, 22(10-2): 111–113.
- [16] 李小荣. 高速数模混合电路信号完整性分析与 PCB 设计[D]. 杭州: 杭州电子大学, 2010(2): I, 16, 41.
- [17] 李富同. 高速 PCB 板的电磁兼容性设计及仿真分析[D]. 南京: 东南大学, 2007: 15–56.
- [18] 黄蕾, 雷艾. 基于 FFT 的电抗性电路故障捕获方法[J]. 兵工自动化, 2010, 29(12): 80–83.
- [19] 施邓. 二维参数分步逼近法: 提高 SPICE 直流收敛性的一种改进的 N-R 迭代方法[D]. 上海: 复旦大学, 2009: 6.
- [20] 裴雪军, 张凯, 康勇, 等. PWM 逆变器共模干扰电流的衰减和抑制[J]. 中国电机工程学报, 2004, 11(24): 80–84.
- [21] 李演明. 集成稳压电路系统鲁棒性与快速响应研究[D]. 西安: 西安电子科技大学, 2009: 71–91.
- [22] 胡俊, 骆云志, 唐恭富. 一种用于光束定向器的压电陶瓷驱动电源设计方法[J]. 兵工自动化, 2015, 34(4): 43–45.
- \*\*\*\*\*
- [2] 孟祥辉, 鲁刚. 基于虚拟样机的机械件消耗规律确定方法[J]. 兵工自动化, 2015, 34(3): 18–21.
- [3] 蔡四维. 复合材料结构力学[M]. 北京: 人民交通出版社, 1987: 7–38.
- [4] 王信义, 计志孝, 王润田, 等. 机械制造工艺学[M]. 北京: 北京理工大学出版社, 1990: 98–108.
- [5] 王体泮, 张健, 熊金. 基于工业以太的木工机械雕刻机数控系统开发思路[J]. 兵工自动化, 2015, 34(10): 28–30.
- [6] 何佳林, 郝云刚. 加强筋在塑胶件中的应用设计[J]. 四川兵工学报, 2014(2): 86–87.
- [7] 蔡明龙, 段福斌, 杨礼康, 等. 减振器外特性测试的弹/刚性夹持对比试验研究[J]. 机电工程, 2015, 32(4): 458–463.
- [8] 郑凤琴. 过盈配合设计中的可靠性分析[J]. 南京建筑工程学院学报, 1996(1): 10–15.
- [9] 李定鹏, 钱建平, 黄维平, 等. 旋转驱动装置流场数值模拟[J]. 兵工自动化, 2015, 34(5): 14–17.
- [10] 石海水. 双向卡扣脱模设计分析和创新[J]. 模具制造, 2012(4): 55–57.
- [11] 张成龙, 王强, 何晓晖, 等. 装配式钢桁架桥三分力系数的数值仿真[J]. 兵工自动化, 2014, 33(4): 88–91.
- [12] 张昊, 王超亮, 田文龙, 等. 同步仿生机械臂设计[J]. 兵工自动化, 2015, 34(5): 77–80.